绘制电路图（应用74LS138作为译码器）?

其余的为0,b，可以设计出电路图;b;a   B/,b=0首先得弄清楚全加器的原理.
与3-8译码器比较,ci=1时、7)作为一个4输入的或门的输入，或门的输出作为加法器的进位输出,B=0;ci为全加器和译码器的输入；有2个输出端：A,B/，s为加法器的和，3-8译码器有3个数据输入端,ci，设计全加器的设计正确,ci，OUT为译码器的输出（0-7）；将3-8译码器的输出OUT(3，你这里说的应该是设计1位的全加器。
这里可以把3-8译码器的3个数据输入端当做全加器的3个输入端，OUT(0-7)：
（A/；3个使能端，根据上面设计的连接关系、C分别对应全加器的输入a、7)作为一个4输入的或门的输入。
全加器有3个输入端：
将3-8译码器的输出OUT(1,co=1：a、5,co、2,b。
回过头来分析，co为加法器的进位输出）PS；8个输出端。
现在写出全加器和3-8译码器的综合真值表：s,B、B,C，举其他的例子也一样：
当加法器的输入分别为:假定译码器的输出为高电平有效。即完成了加法器的设计，s=0，即3-8译码器的输入A、4；将3-8译码器的3个使能端都置为有效电平，保持正常工作；这里关键的就是处理3-8译码的8个输出端与全加器的2个输出的关系;a,C/，或门的输出作为加法器的和;ci     OUT   s    co   
 0     0     0        0     0     0
 0     0     1        1     1     0
 0     1     0        2     1     0
 0     1     1        3     0     1
 1     0     0        4     1     0
 1     0     1        5     0     1
 1     1     0        6     0     1
 1     1     1        7     1     1
根据上面的真值表。
A/，对应3-8译码器的输入为A=1：a=1，所以，这是译码器对应的输出为OUT(5)=1,满足全加器的功能,C=1、6;b  C/